PATENT ABSTRACTS OF JAPAN

(11) Publication number:

02-289997

(43) Date of publication of application: 29.11.1990

(51)Int.CI.

G11C 16/06

H01L 27/115 H01L 29/788 H01L 29/792

(21)Application number: 01-243603

(71)Applicant: HITACHI LTD

HITACHI VLSI ENG CORP

(22)Date of filing:

20.09.1989

(72)Inventor: SEKI KOICHI

WADA TAKESHI **MUTO TADASHI KUBOTA YASURO** SHOJI KAZUYOSHI

(30)Priority

Priority number: 64 27271

Priority date: 06.02.1989


Priority country: JP

(54) SEMICONDUCTOR NONVOLATILE MEMORY AND INFORMATION PROCESSING SYSTEM USING SAME

(57)Abstract:

PURPOSE: To improve the throughput of a system by starting erasure operation according to an external instruction for erasure and then performing the erasure automatically, and carrying out desired operation with an address signal, input data, and a control signal from outside after the erasing operation is completed.

CONSTITUTION: An electric batch erasure type EEPROM equipped with memory arrays M-ARY-0 to M-ARY-7 where electrically erasable nonvolatile storage elements are arranged in a matrix is put in the erasing operation according to the external erasure instruction and an erasure control circuit LOGC which reads nonvolatile storage elements at least once after the erasing operation and controls whether the erasing operation is carried on or stopped according to the read information is incorporated. Namely, the EEPROM itself has an automatic erasing function for making a read so as to confirm whether stored information is erased or not, so a microprocessor performs control only by indicating the start of erasure in the erasing operation wherein the EEPROM is mounted on the system, so the throughput of the system is improved.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

® 日本 国 特 許 庁 (JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平2-289997

Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)11月29日

G 11 C 16/06

G 11 C 17/00 H 01 L 29/78 7131-5B 7514-5F

c × 3 7 1

審査請求 未請求 請求項の数 19 (全 39 頁)

半導体不揮発性記憶装置とそれを用いた情報処理システム 会発明の名称

> ②特 願 平1-243603

四出 願 平1(1989)9月20日

劉平1(1989)2月6日劉日本(JP)劉特願 平1-27271 優先権主張

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 浩 @発 明者

作所中央研究所内

東京都小平市上水本町5丁目20番1号 株式会社日立製作 武 史 明 @発 者 和 H

所武蔵工場内

株式会社日立製作所 勿出 顋 人 願 の出

日立超エル・エス・ア

東京都千代田区神田駿河台4丁目6番地 東京都小平市上水本町5丁目20番1号

イエンジニアリング株 式会社

弁理士 徳若 個代 理 人 光政 最終頁に続く

細

1. 発明の名称

半導体不揮発性記憶装置とそれを用いた情報処 理システム

- 2. 特許請求の範囲
 - 1. 各々1本ずつのワード線、データ線の交点で、 1個のメモリセルが構成され、該メモリセルが 電気的に消去可能な不揮発性配憶装置であって、 外部からの消去の指示に従って消去動作を開始 し、その後は外部からのアドレス信号、入力デ ータ、制御信号によらず、自動的に消去が行わ れ、該消去動作が完了した後外部からのアドレ ス信号、入力データ、制御信号により所望の動 作が可能となることを特徴とする半導体不揮発 件記憶装置。
 - 2. 上記消去中、消去モードを中断もしくは終了 させることなく、外部からの制御信号により消 去中か消去終了かの判定信号を、外部に送出す ることを特徴とする特許請求の範囲第1項記載 の半導体不揮発性記憶装置。

- 3. 行及び列からなるマトリックス状に配置され てなる電気的に書き込み、消去可能な不揮発性 メモリであり、該消去において読み出しサイク ル時間以下の単一パルスを入力することにより 消去を開始し、その後は外部からのアドレス、 データ、制御信号の入力に拘らず自動的に消去 を行い、該消去が終了後に、外部からのアドレ ス、データ、制御信号を受け付けることを特徴 とする半導体不揮発性記憶装置。
- 4. 行及び列からなるマトリックス状に配置され てなる、電気的に書き込み、消去可能な不揮発 性メモリを含み、マイクロブロセッサとシステ ムバスにより接続された情報処理システムにお いて、該消去において読み出しサイクル以下の 単一パルスを入力することにより消去を開始し、 その後はシステムパスからのアドレス、データ、 制御信号に拘らず自動的に消去を行い、該消去 が終了後にシステムパスからの信号を受け付け ることを特徴とする半導体不揮発性記憶装置を 含む情報処理システム。

- 5. 電気的に消去可能にされた不揮発性記憶案子がマトリックス配置されてなるメモリアレイと、外部からの消去動作の指示に従って消去動作を行った後に対応するメモリセルを少なくとも1回の読み出し動作を行い、その読み出し情報に基づいて消去動作の継続。停止の制御を行う消去制御回路とを備えてなることを特徴とする半導体不揮発性記憶装置。
- 6. 上記消去制御回路は、上記の消去動作に先立って全メモリセルに対して書き込みを行うというプレライト機能を持つものであることを特徴とする特許請求の範囲第5項記載の半導体不違発性記憶装置。
- 7. 上記メモリセルは、フローティングゲートとコントロールゲートとの2層ゲート構造を持つMOSFBTであり、フローティングゲートに茜積された情報電荷をトンネル現象を利用してソース、ドレインもしくはウェルに引き抜くことによって電気的消去が行われるものであることを特徴とする特許請求の範囲第5又は第6項

記載の半導体不揮発性記憶装置。

- 8. 上記メモリアレイを構成するメモリセルは、 メモリアレイ全体又はその一部のメモリセル群 のソース、ドレインが共通化され、共通化され たメモリセル毎に一括して電気的消去動作が行 われるものであることを特徴とする特許譲求の 範囲第5、第6又は第7項記載の半導体不揮発 性配位装置。
- 9. 上記消去制御回路は、メモリセルを選択する ためのアドレス発生回路を含むものであること を特徴とする特許請求の範囲第5、第6、第7 又は第8項記載の半導体不揮発性記憶装置。
- 10. 上記消去の継続、停止の制御のためのメモリセルの読み出し動作は、コントロールゲートに伝えられるワード線の選択電位を比較的低い電位に設定して行われるものであることを特徴とする特許請求の範囲第5、第6、第7、第8又は第9項記載の半導体不揮発性記憶装置。
- 11. 上記ワード線の選択電位を比較的低い電位 に設定するための動作電圧は、基準電圧発生回

3

路で形成された基準電圧を受け、利得設定用抵抗索子に基づいて所望の出力電圧に変換する第1の演算増幅回路と、この第1の演算増幅回路の出力信号を受けて出力電圧を形成するボルティージフォロワ形態の第2の演算増幅回路の出力端子から得るものであることを特徴とする特許式の範囲第10項記載の半導体不揮発性記憶装置。

- 12. 電気的に消去可能にされた不揮発性記憶素 子がマトリック配置されてなるメモリアレイと、 外部からの消去動作の指示に従って消去動作を 行った後に対応するメモリセルを少なくとも1 回の読み出し動作を行い、その読み出し情報に 基づいて消去動作の継続、停止の制御を行う消 去制御回路と、外部からの指示に従い消去動作 の継続、停止等の内部状態を外部へ出力させる 機能を持つ出力回路とを備えてなることを特徴 とする半導体不揮発性記憶装置。
- 13. 電気的に消去可能にされた不揮発性記憶素 子がマトリック配置されてなるメモリアレイと、

14. 上記マイクロプロセッサは、半導体不揮発性記憶装置に対して、上記出力回路を利用して内部状態の出力を指示して、消去動作の完了の有無を判定することを特徴とする特許請求の範囲第13項記載の情報処理システム。

- 15.1つのゲート信号線(ワード線)と1つのドレイン信号線(データ線)により選択される、電気的に消去可能にされて揮発性配度素子がマトリックス配置されてなくモリアレスに対し、外部からの消去の指示に従ってドレスに引きなの指示ののアドレス信号によりがいる。 対し、その後は外部からのアドレス信号、別がデータ、制御信号でよりが、自動的ののでは、かけからのが、自動的ののでは、かけかれ、該消去が完了した後外部からの所望の動行われ、入力データ、制御信号により所望の動作が可能となることを特徴とする半導体不揮発性記憶装置。
- 16. 上記消去中、消去モードを中断もしくは終 了させることなく、外部からの制御信号により 消去中か消去終了かの判定信号を、外部に送出 することを特徴とする特許請求の範囲第15項 記載の半導体不運発性記憶装置。
- 17.1つのゲート信号線(ワード線)と1つのドレイン信号線(データ線)により選択される、 電気的に消去可能にされた不揮発性記憶素子が マトリックス配置されてなるメモリアレイを有

し、外部からの消去動作の指示に従って消去動

18. 上記半導体不揮発性記憶装置は、上記消去中、消去モードを終了させることなく、外部からの制御信号により消去中であるか否かの判定信号を、外部に送出するものであることを特徴とする特許請求の範囲第17項記載の情報処理システム。

8

19.上記マイクロプロセッサは、半導体不揮発性記憶装置に対して、上記消去中、消去モードを終了させることなく、外部からの制御信号により消去中であるか否かの判定信号を、外部に送出する機能を利用して内部状態の出力を指示して、消去動作の完了の有無を判定することを特徴とする特許請求の範囲第17項記載の情報処理システム。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、半導体不揮発性記憶装置とそれを用いた情報処理システムに関し、例えば一括消去型BEPROM(エレクトリカリ・イレーザブル&プログラマブル・リード・オンリー・メモリ)とそれを用いたマイクロコンピュータシステムに利用して有効な技術に関するものである。

(従来の技術)

半導体不揮発性記憶装置としては繋外線により 記憶情報の消去が可能なEPROM(イレーザブ ル&プログラマブル・リード・オンリー・メモ リ)と、電気的に記憶情報の消去が可能なEBPROMは、情報を記憶する。BPROMは、情報を記憶するところのメモリセルの面積が比較的小さいためませんで適しては、メモリセルに紫外線を引きる必要があり、そのために比較的高価などで報射する必要があり、これないないない。あるいなでは、新たな情報の書き込み、あるいは書きんでは、新たな情報の書き込み、あるいは書きんか。時にBPROMをそれが実装されたシステムら取り外す必要があるなどの問題を有している。

一方、BEPROMは、それかシステムに実装された状態で、それの配性情報を電気的に書き換えることが可能である。しかしながら、BEPROMにあっては、それを構成するメモリセルの積が比較的大きく、例えばEPROMの約2.5 倍程度と大きい。そのため、EEPROMは、大配性容量化に適しているとはいい難い。そこで、最近では両者の中間的な半導体不揮発性配位装置として、電気的一括消去型BPROMと

呼ばれるものが開発されている。電気的一括消去 型BEPROMは、チップに形成されたメモリセ ルの全てを一括して、又はチップに形成されたメ モリセルのうち、あるひとまとまりのメモリセル 群を一括して電気的に消去する機能を持つ半導体 不揮発性記憶装置である。電気的一括消去型BB PROMにおいては、メモリセルの大きさをBP ROMのそれ並に小さくできる。このような一括 消去型BBPROMに関しては、1980年のア イ・イー・イー・イー、インターナショナル、ソ リッドーステート サーキッツ コンファレンス (IEEE INTERNATIONAL SOLID-STATE CIRCUITS CO HPERENCE)の頁152 ~頁 153、1987年のアイ ・イー・イー・イー、インターナショナル、ソリ ッド-ステート サーキッツ コンファレンス(I BEE INTERNATIONAL SOLID-STATE CIRCUITS CONFE RENCE)の頁76~頁77、アイ・イー・イー・イー・ ジャーナル オブ ソリッドステート サーキッ ツ, 第23巻第5号 (1988年) 第1157頁から 第1163頁(IEEE, J. Solid-State Cicuits, vol.23 (1988) pp.1157-1163)に記載されている。

第16 図には、1987年の国際電子デバイス 会选(International Blectron Device Meeting) において発表された電気的一括消去型BEPRO Mのメモリセルの断面構造の概要図が示されてい る。同図のメモリセルは、通常のEPROMのメ モリセルとよく似た構造を有している。すなわち、 メモリセルは、 2 廣ゲート構造の絶縁ゲート型電 界効果トランジスタ(以下、MOSFBT又は単 にトランジスタと称する) により構成されている。 同図において、8はP型シリコン基板、11は上 記シリコン基板 8 に形成された P 型拡散層、 1 0 は上記シリコン基板 8 に形成された低温度のN型 拡散層、9は上記P型拡散層11及び上記N型拡 散層 10 のそれぞれに形成されたN型拡散層であ る。また、4は薄い酸化膜7を介して上記P型シ リコン基板 8 上に形成されたフローティングゲー ト、6は酸化膜1を介して上記フローティングゲ ート4上に形成されたコントロールゲート、3は ドレイン電極、5はソース電極である。すなわち、

1 1

同図のメモリセルはNチャンネル形の2層ゲート 構造のMOSFBTにより構成され、このトラン ジスタに情報が記憶される。ここにおいて、情報 は実質的にしきい値電圧の変化としてトランジス タに保持される。

以下、特に述べないかぎり、メモリセルにおいて、情報を記憶するトランジスタ(以下、記憶トランジスタと称する)がNチャンネル形の場合について述べる。

第16図に示されているメモリセルへの情報の書き込み動作は、EPROMのそれと同様である。すなわち、書き込み動作は、ドレイン電極3に接続されたドレイン領域9の近傍で発生させた大ットキャリアをフローティングゲート4には入り行われる。この書き込み動作により行われる。この書き込み動作にトト6からた記憶トランジスタに比べる。一人なる。一方なかった記憶トランジスタに比べる。「一方なかった記憶トランジスタにして、書き高くなる。一方なかった記憶トランジスタにして、一方を接地し、ソース電極5に高電圧を印加することにより

1 2

フローティングゲートもとソース電極5に接続さ れたソース領域9との間に高電界が発生され、薄 い酸化膜7を通したトンネル現象を利用してフロ ーティングゲート4に蓄積された電子がソース領 **域9を介してソース電極5に引き抜かれる。これ** により、記憶情報の消去が行われる。すなわち、 消去動作により記憶トランジスタはそのコントロ ールゲート6からみたしきい値電圧が低くなる。 説み出し動作におていは、上記メモリセルに対し て弱い書き込み、すなわち、フローティングゲー ト4に対して不所望なキャリアの注入が行われな いように、ドレイン電極3及びコントロールゲー ト6に印加される電圧が比較的低い値に制限され る。例えば、1V程度の低電圧がドレイン電極3 に印加されるとともに、コントロールゲート6に 5 V程度の低電圧が印加される。これらの印加電 圧によって記憶トランジスタを流れるチャンネル 電波の大小を検出することにより、メモリセルに 記憶されている情報の 0 . 1 を判定する。

一般に電気的消去においては、消去を長時間銃

けると、記憶トランジスタのしきい値電圧は、熱 平衡状態での記憶トランジスタのしきい値電圧と は異なり負の値となり得る。これに対して、 BP ROMのように紫外線で記憶情報の消去を行う場 合、消去動作によって変化する記憶トランジスタ のしきい値電圧は、その記憶装置を製造した時の しきい値電圧に落ち着く、すなわち、配像装置を 製造するときの製造条件等によって、消去動作後 の記憶トランジスタのしきい値電圧を制御するこ とができる。ところが、配食情報を電気的に消去 する場合においては、フローティングゲートに蓄 積された似子をソース電極に引き抜くことにより、 記憶情報の消去が行われるため、比較的長い時間、 消去動作を続けると、書き込み動作の際にフロー ティングゲートに注入した電子の量よりも多くの 電子が引き抜かれることになる。そのため、電気 的消去を比較的長い時間続けると、記憶トランジ スタのしきい値電圧は、製造されたときのしきい 植電圧とは異なる他になる。 言い換えるならば、 消去動作が行われた場合、EPROMとは対照的

電圧に落ち着かない。本発明者らは電気的消去に よる記憶トランジスタのしきい値電圧の変化を測 定した。第8図には、この測定により得られた、 消去時間と消去により変化する配位トランジスタ のしきい値電圧との関係が示されている。同図に おいて、横軸は消去時間を、縦軸は配像トランジ スタのしきい値電圧を表しており、Voは実質的 にしきい値電圧が容を、+Vths はしきい値電圧 が正の電圧を、-Vths はしきい値電圧が負の電 圧であることを示している。また、Vihv は製造 条件のパラツキ等に起因する、消去後のしきい値 電圧のバラツキを示している。この図から、消去 が比較的長い時間続けられると、しきい値電圧が 負の電圧へと変化していくことが理解されるであ ろう。また、消去動作によって得られるしきい値 電圧は、製造条件のバラツキ等のために、記憶ト ランジスタ毎に異なることがあることも理解され るであろう。消去時間に従ってしきい値電圧のパ ラツキが大きくなっていくことも更に同図から理

に、製造時の製造条件等によって定まるしきい値

15.

解できるであろう。すなわち、消去時間が長くな るのに従って、2つの記憶トランジスタ間のしき い値電圧の差が大きくなる。上述のように記憶ト ランジスタのしきい値電圧が負になると読み出し 動作に悪影響がでる。これを第17図を用いて説 明する。いま、書き込まれた状態のメモリセル1 2 から配憧情報を読み出す場合を考える。同図の 17は、センスアンプを表す。メモリセル12を 選択状態にするために、それが結合されたワード 線13には、銃み出し動作時の選択電圧、例えば 電源電圧 Vcc(5 V)が印加され、他のメモリセ ル14等にはそれらを非選択状態にするために、 ワード線15等は銃み出し動作時の非選択電圧、 例えば回路の接地電位0 Vにされる。もし、記憶 情報の読み出しが行われるべきメモリセル12に 対応するデータ線16に接続された非選択状態の メモリセル14等のしきい値が負にされていると、 ワード線15の電圧、すなわち、メモリセルのコ ントロールゲートの電圧が D Vにされても、非選 択状態にされたメモリセル14を介してデータ線

16

16に不所望な電波(非選択リーク電流)が流れるため、競み出し時間の遅れ、ひいては誤読み出しを引き起こす。

したがって、上記のようなBBPROMでは消去後のしきい値低圧の値を特度良く制御しなければならない。

記憶情報の電気的消去を実現するために、、 のBBPROM、例えば上記1980年のアイ・ イー・イー・イー、インターナショナル、ソリッドーステート サーキッツ コンファレンスの町 152~買 153に記載されたBBPROMにおスタによるこの選択トランジスタとは別々のサートに選択線が結合されている。すなわち、記憶トランジスタと選択トランジスタとは別々のワード線に結合されている。

また、第18図には、上記1987年のアイ・イー・イー・イー、インターナショナル、ソリッドーステート サーキッツ コンファレンスの買76~買77に記載された電気的一括消去型のBEPROMのメモリセルの断面図が示されている。 このメモリセルの動作は、上記第16図に示したメモリセルの場合とほゞ同じであるが、記憶情報の

1 9

においては、互いに異なるワード線に接続された 記憶トランジスタと選択トランジスタとによって 1個のメモリセルが構成される。これに対して、 第16回及び第18回に示した電気的一括消去型 **BBPROMのメモリセルにおいては、1本のワ** ード線に接続された1個の記憶トランジスタによ って構成されている。このことは、第16図及び 第18図に示したメモリセル等を回路図で表すこ とにより、より明確になる。そこで、第19図 (A) 及び (B) には、上記したメモリセルの回 路図が示されている。第19図(B)には、上記 1980年のアイ・イー・イー・イー、インター ナショナル、ソリッド-ステート サーキッツ コンファレンスによって発表されたメモリセルの 回路図が示されている。同図において、W1. W 2 はそれぞれ異なるワード線、Dはデータ線を示 している。また、QSは選択トランジスタを示し ており、Qmが記憶トランジスタを示している。 第19図 (A) には、上配第16図及び第18図 に示したメモリセルの回路図を示している。 同図 消去が上記第16図のメモリセルと異なり、記憶 トランジスタのフローティングゲートとドレイン 領域間のトンネル現象を使って行われる。このメ モリセルにおいては、ワード線に接続されべきゲ - ト電極が1つしかないが、実質的に2つのトラ ンジスタから構成されているとみなすことができ る。すなわち、ゲート電極とコントロールゲート 電極とが一体化された選択トランジスタと記憶ト ランジスタとによってメモリセルが構成されてい るとみなすことができる。このメモリセルは、上 述のように実質的に選択トランジスタを有するた め、読み出し時の非選択リーク電流の問題を解決 している。しかしながら、書き込み動作は、トン ネル現象を利用した場合に比べ多くの電流量を必 要とするホットキャリアにより行われるため、前 述した書き込み動作の際の悪影響は改善されない。

E B P R O M、例えば前述した 1 9 8 0 年のア イ・イー・イー・イー、インターナショナル、ソ リッドーステート サーキッツ コンファレンス の頁152 ~頁 153に開示されている B B P R O M

2 0

から理解できるように、1個のメモリセルは1本 のワード線にそのコントロールゲートが接続され、 1本のデータ線Dにそのドレインが接続され、1 本のソース線Sにそのソースが接続された1個の 記憶トランジスタQmによって構成されている。 読み出し動作と書き込み動作のとき、複数のメモ リセルから所望の1個のメモリセルを選択するに は、第19図 (A) においては、1本のワード線 と1本のデータ線とを選択すれば、その選択され たワード線Wに接続され、かつ選択されたデータ 線Dに接続されたI個のメモリセルを選択するこ とができる。言い換えるならば、1本のワード線 と1本のデータ線とによって1個のメモリセルを 規定することができる。なお、第19図 (A) に おいては、ソース級Sは、チップに形成された他 の全ての記憶トランジスタのソース線Sと共通、 あるいは1つのメモリブロックを構成する所定数 のメモリセル間でソース級Sは共通にされる。

第19図(A)に示したメモリセルは、1個の 記憶トランジスタで構成できるためにメモリセル を形成するために必要とされるチップ上の面積を EPROMにおけるそれ並に小さくすることがで きる。しかしながら、記憶情報の電気的一括消去 を実現するためには消去後の記憶トランジスタの しきい値電圧を制御できるようにすることが不可 欠である。

2 3

情報処理システムを提供することにある。

この発明の他の目的は、外部から消去指示を与えるだけで自動的に消去が実行される電気的一括 消去型BBPROMを提供することにある。

この発明の前記ならびにそのほかの目的と新規 な特徴は、本明細書の記述および添付図面から明 らかになるであろう。

(課題を解決するための手段)

本題において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、電気的に消去可能にされた記憶トランジスタ(不揮発性記憶素子)がマトリックス配置されてなるメモリアレイを具備する電気所には変更とBPROMに、外部からの消去指示った後に、消去動作を行った後に、消去動作を行った後に、消去動作を行った後に、は、自己では、中止の制御を行う消去制御回路を対して地域、停止の制御を行うな消去制御回路を改成でした。また、上記のような消去機能をひたとBPROMをマイクロブロセッサを含む情報処

し時 (消去ペリファイ時) にはBBPROMのチップ内でベリファイ電圧を発生させることが述べられている。

(発明が解決しようとする課題)

上記の従来技術では、上記のようなアルゴリズムがマイクロプロセッサにより実行されるものであるため、電気的一括消去型BBPROMをシステムに実装したまま消去動作を実行するのは煩雑である。また、記憶情報の消去には比較的長い時間が必要とされるため、この比較的長い時間にわたってマイクロプロセッサが上記BBPROMの消去動作に占有されてしまい、事実上システムが停止してしまうという重大な問題を有する。

この発明は、システムのスループットを低下させることなく、システムに実装したまま電気的消去を実質的に可能にした半導体不揮発性記憶装置を提供することにある。

この発明の他の目的は、システムのスループットを低下させることなく、EEPROMをシステムに実装したまま電気的消去を実質的に実現した

2 4

理システムに実装した状態で、上記マイクロプロセッサン セッサからの消去指示に従いマイクロプロセッサンとは切り離された状態で内部の消去制御回路により自動的に消去動作を行うようにする。

(作用)

上記した手段によれば、BEPROM自身が、記憶情報が消去されたか否かの確認のための読み出しを伴う自動消去機能を持つため、それをシステムに実装したままでの消去動作において、マイクロプロセッサからBEPROMへの制御が消去開始を指示するだけの僅かな時間となり、マイクロプロセッサの負担が著しく軽減される。

(実施例)

第20図には、本発明を適用した電気的一括消去型BBPROM(以下、フラッシュBBPRO Mとも称する)のブロック図が示されている。同図に示されている各回路ブロックは、特に制限されないが、周知の半導体集積回路技術によって、1個の半導体基板に形成されている。また、同図において。〇・印はフラッシュBBPROMに設

けられた外部端子を示している。

同図において、M-ARY-0~M-ARY-7のそれぞれは、互いに同様な構成にされたメモリアレイであり、特に側限されないが、複数のワード線と、これらのワード線と交差するように配置された複数のデータ線と、ワード線とデータ線との各交差部に設けられたメモリセルとを有する。

って指示された 1 本のデータ線を、メモリアレイ に対応した共通データ線(図示しない)に結合さ せるカラムスイッチが設けられている。

2 7

このようにして、メモリアレイM-ARY-0 ~M-ARY-1のそれぞれにおいて、上記外部 ロウアドレス信号AXと外部カラムアドレス信号 AYに従った1本のワード線と1本のデータ線 遊択され、選択されたワード線とデータ 袋部に設けられたメモリセルが選択される。する わち、選択されたワード線及びデータ線に結合さ れたメモリセルが、全メモリアレイ内の複数のメ モリセルから選択される。結果として、それぞれ のメモリアレイから1個ずつのメモリセルが選択 される。

特に制限されないが、本実施例においては、それぞれのメモリアレイから選択されたメモリセルに対して、ほど同時に書き込み動作あるいは読み出し動作が行われる。すなわち、8ビット単位で情報の書き込みあるいは読み出し動作が行われる。そのために、本実施例のBBPROMには、8個

をデコードすることによって、上記メモリアレイ M - A R Y - 0 ~ M - A R Y - 7 のそれぞれにおける複数のワード線から、外部ロウアドレス信号 A X によって指示された 1 本のワード線を選択するワード線選択信号を形成する。これにより、 各メモリアレイ M - A R Y - 7 のそれぞれから 1 本のワード線が選択される。

28

の外部入出力端子 1 / 0 0 ~ 1 / 0 7 が設けられており、メモリアレイM - A R Y - 0 ~ M - A R Y - 1 と、それに対応する外部入出力端子 1 / 0 0 ~ 1 / 0 7 との間に、データ入力バッファ D I B、データ出力バッファ D O B、センスアンプ S A 及びスイッチ用のMOSFETQ18, Q 16 か設けられている。

上記メモリアレイMーARY-0を例にすると、書き込み動作の場合、上記選択されたメモはにされたMOSPETQ18を介して結合されたのよりには、読み出し制御信号では、読み出し動作の場合には、読み出し制御信号ではたんのSFETQ16合合になってオン状態にされたMOSFETQ16合合の人力ノードに結合されてセンスアンプSA-0の人力ノードが結合される。外のファアリアSA-0の出力ノードが結合される。残りのメモリアレイM-ARY-1~M-A

R Y - 7 についても、上述したメモリアレイM - A R Y - 0 と同様にして外部入出力端子 I / O 1 ~ I / O 7 に結合されている。

同図において、LOGCは自動消去の制御動作を行うための内部回路であり、後で詳しく説明する。また、CNTRはタイミング制御回路であり、外部磁子区区、OE、WE、EE及びVppに供給される外部信号あるいは電圧と、上記内部回路はりいて、「e等を含むタイミング信号を形成する。同図において、Vccは各タイミングであり、Vssを供給するための外部端子である。

なお、上述した説明では各メモリアレイ毎にワード線が分割されているように述べたが、各メモリアレイに対してワード線は共通にしてもよい。

第1図には、上記第20図に示されたフラッシュ BEPROMにおける1個のメモリアレイMーARY、その周辺回路、ロウアドレスパッファ、

3 1

あるいは、上記集積回路は、単結晶N型シリコンからなる半導体基板上に形成してもよい。この場合、Nチ+ンネルMOSFETと不揮発性記憶素子はP型ウェル領域に形成され、Pチ+ンネルMOSFETはN型半導体基板上に形成される。

カラムアドレスパッファ、ロウアドレスデコーダ、カラムアドレスデコーダ、タイミング制御回路CNTR及び内部回路LOGCの詳しいプロック図が示されている。前述した説明から容易に理解できるように、第1図に示されている各回とは無型MOS)集積回路の製造技術によって、1個の単結れている。同図において、PチャンネルMOSPBTは、そのチャンネル(バックゲート)の部に矢印が付加されることによってNチャンネルMOSPBTは、そのチャンネル(バックゲート)の部に矢印が付加されることによってNチャンネルMOSアBTと区別される。このことは他の図面においても同様である。

特に制限されないが、集積回路は、単結晶P型シリコンからなる半導体基板に形成される。NチャンネルMOSPBTは、かかる半導体基板表面に形成されたソース領域、ドレイン領域及びソース領域とドレイン領域との間の半導体基板表面に薄い厚さのゲート絶縁膜を介して形成されたポリシリコン層からなるようなゲート電極から構成さ

3 2

以下、本実施例のフラッシュ B E P R O M について、第1図を用いて更に詳しく説明するが、理解を容易にするために、以下の説明では上述した第20図の説明と重複する場合がある。

特に制限されないが、この実施例のフラッシュ BBPROMは、外部端子を介して外部から供給 されるX (ロウ) , Y (カラム) アドレス信号A X, AYを受けるアドレスパッファXADB, Y ADBによって内部相補アドレス信号が形成され、 アドレスデコーダXDCR、YDCRに供給され る。特に制限されないが、上記アドレスバッファ XADB, YADBは内部チップ選択信号 ceに より活性化され、外部端子から供給される外部で ドレス信号AX、AYを取り込み、外部嫡子から 供給された外部アドレス信号と同相の内部アドレ ス信号と逆相の内部アドレス信号とからなる相捕 アドレス信号を形成する。また、上記アドレスパ ッファXADB、YADBには、上述したチップ 選択信号 Teのほかに、消去モードを示す信号B S、内部アドレス信号AXI、AYI等が供給さ

れている。しかしながら、これらの信号 BS.AXI.YAI等は、後述する消去モードで使われる信号であり、通常の書き込みあるいは読み出しモードにおいては、上記アドレスバッファAXDB.YADBの動作に対して影響を与えない。

ロウ(X)アドレスデコーダXDCRは、アドレスデコーダ活性化信号DEにより活性化され、対応するアドレスバッファXADBからの相補アドレス信号に従った1本のワード線をメモリアレイM-ARY内の複数のワード線から選択信号する選択信号を形成する。

カラム(Y)アドレスデコーダYDCRも、上記アドレスデコーダ活性化信号DBにより活性化され、対応するアドレスパッファYADBからの相補アドレス信号に従った1本のデータ線をメモリアレイM-ARY内の複数のデータ線から選択する選択信号を形成する。

上記メモリアレイM-ARYは、複数のワード 線と上記ワード線と交差するように配置された復 数のデータ線と、ワード線とデータ線との各交差

35

グゲートとソース線CSに結合されるソース領域 との間のトンネル現象を利用して電気的に行われ る点が、紫外線を用いたEPROMの消去方法と 異なる。

上記メモリアレイM-ARYにおいて、同じ行に配置された記憶トランジスタQ1~Q3(Q4~Q6)のコントロールゲート(メモリセルの選択ノード)は、それぞれ対応するワード線W1(W2)に接続され、同じ列に配置された配億トランジスタQ1、Q4~Q3、Q6のドレイン領域(メモリセルの入出力ノード)は、それぞれ対応するデータ線D1~Dnに接続されている。上記記憶トランジスタのソース領域は、ソース線CSに結合される。

この実施例においては、特に制限されないが、 ソース線CSに、消去回路BRCによりスイッチ 制御されるNチャンネルMOSFBTQ10とP チャンネルMOSFBTQ17とが接続されている。上記消去回路BRCは、含き込みモードのと きと読み出しモードときに、上記NチャンネルM

部に設けられた複数のメモリセルとを有する。同 図には、このメモリアレイM-ARYの一部が代 表として例示的に示されている。 すなわち、第1 図には、複数のワード線のうちのワード線W1. W 2 と、複数のデータ線のうちのデータ線D1. D 2. Dnと、これらちのデータ線とワード線と の交差部に設けられたメモリセルとが、例示的に 示されている。メモリセルのそれぞれは前配第1 9図 (A) で述べたように、1個の記憶トランジ スタ (不揮発性記憶索子) によって構成されてい る。すなわち、各メモリセルのそれぞれは、コン トロールゲートとフローティングゲートを有する スタックドゲート構造の1個の記憶トランジスタ によって構成されている。同図に例示的に示され たメモリセルは、記憶トランジスタ(不揮発性記 **惶索子) Q1~Q6により構成されている。前述** したように上記記憶トランジスタは、特に制限さ れないが、BPROMの記憶トランジスタと類似 の構造とされている。ただし、その消去動作が前 ·にも述べ、又は後でも述べるようにフローティン

36

OSFETQ10をオン状態にさせ、上記ソース 線CSに回路の接地電位Vssが与えられるように する。一方、消去モードのときには、上記Pチャ ンネルMOSFETQ17をオン状態にさせ、上 記ソース線CSに消去用の高電圧Vppが与えられ るようにする。

 CSは1つとされ、それに対応して上記消去回路 ERCとMOSPETQ10とQ17が設けられる。

本実施例のEEPROMにおいては、特に制限されないが、8ビットのような複数ビットの単位での書き込み/読み出しが行われるため、上記メモリアレイM-ARYは、第20図に示したように合計で8組(M-ARY-0~M-ARY-7)のように複数組設けられる。なお、16ビットの単位での情報の書き込みあるいは読み出しを行う場合には、例えば上記メモリアレイM-ARYが16組設けられる。

上記1つのメモリアレイM-ARYを構成する各データ線D1~Dnは、上記カラムアドレスデコーダYDCRによって形成された選択信号を受けるカラム(列)選択スイッチMOSFETQ7~Q9(カラムスイッチ)を介して、選択的に共通データ線CDに接続される。共通データ線CDには、外部端子I/Oから入力される書込みデータを受ける書込み用のデータ入力パッフェDIB

の出力端子がスイッチMOSFETQ18を介して接続される。同様に他の残り7個のメモリアレイM-ARYに対しても、上記第20図で述べたように、上記と同様なカラム選択スイッチがOCRからの選択信号が供給される。なおコーダメモリアレイ毎に異なるカラムアドレスデコーダからの選択信号によってスイッチ制御されるようにしせばいる。

上記メモリアレイM-ARYに対応して設けられる共通データ線CDは、スイッチMOSFBTQ16を介してセンスアンプSAの入力段回路を構成するところの初段増幅回路の入力流子に結合される。便宜上、上記初段増幅回路を構成するるところのMOSインパータ回路N1及びN2とに必事にて構成される回路をセンスアンプSAと呼ぶには、出較的低い電源電圧VccがセンスアンプSA

3 9

の電源として電源電圧端子 V cc / V cv に供給され、 後で述べる消去ペリファイ時には上記電源電圧 V ccの値より低い電位を有する電圧 V cv が電源とし て上記電源電源電圧端子 V cc / V cv が供給される。

上記例示的に示されている共通データ線CDは、 読み出し制御信号 reによりオン状態にされるM OSFBTQ16を通して、Nチャンネル型の増 帽MOSFBTQ11のソースに接続される。この増幅MOSFBTQ11のドレインと、センスアンプSAの電源電圧端子Vcc/Vcvとの間には、そのゲートに回路の接地電位Vssが印加されたPチャンネル型の負荷MOSFBTQ12が設けられている。上記負荷MOSFBTQ12は、読み出し動作のために共通データ線CDにプリチャージ電流を流すような動作を行う。

上記増幅MOSFETQ11の感度を高くする ため、スイッチMOSFETQ16を介した共通 データ線CDの電圧は、Nチャンネル型の駆動M OSFETQ13とPチャンネル型の負荷MOS FETQ14とからなる反転増幅回路の入力であ 4 0

る駆動MOSFBTQ13のゲートに供給されている。この反転増幅回路の出力電圧は、上記増幅MOSFBTQ11のゲートに供給される。さらに、センスアンプSAの非動作期間において、センスアンプSAが無駄な電流を消費するのを防止するために、上記増幅MOSFBTQ11のゲートと回路の接地電位点Vssとの間には、NチャンネルMOSFBTQ15が設けられる。このMOSFBTQ15と上記PチャンネルMOSFBTQ14のゲートには、センスアンプの動作タイミング信号。cが共通に供給される。

メモリセルの読み出し時において、センスアンプ動作タイミング信号。cはロウレベルにされる。これにより、MOSFBTQ14はオン状態に、MOSFBTQ15はオフ状態にされる。メモリセルを構成する記憶トランジスタは、予め書き込まれたデータに従って、読み出し動作時におけるワード線の選択レベルに対して高いしきい値電圧か又は低いしきい値電圧を持つ。

読み出し動作において、上述した各アドレスデ

コーダXDCR、YDCRによってメモリアレイM-ARYを構成する複数のメモリセルから選択された1個のメモリセルが、ワード線が選択べいにされているにもかかわらずオフ状態となっている場合、共通データ線CDは、MOSFE比較的にはではに制限されたハイレベルにされる。近日では、大きにはなっている場合、共通でイン状態となっている場合、共通データ線CDは、比較的高い電位に制限されたロウレベルにされる。

この場合、共通データ線CDのハイレベルは、このハイレベルの電位を受ける反転増幅回路(MOSFETQ13、Q14)により形成された比較的低いレベルの出力電圧がMOSFETQ11のゲートに供給されることによって、上述のように比較的低い電位に制限される。一方、共通データ線CDのロウレベルは、このロウレベルの電位を受ける反転増幅回路(MOSFETQ13、Q14)により形成された比較的高いレベルの電圧

4 3

ような読み出しデータの出力機能の他、次のよう な機能が設けられている。後で第11図を用いて 述べるが、8個の外部入出力端子のうち1/00 ないし1/06に対応したデータ出力パッファ D OB-0~DOB-6は、データ出力パッファ活 性化信号DO、DOにより高インピーダンスを含 むる状態の出力動作を行う。これに対して、外部 入出力嫡子1/07に対応したデータ出力パッフ ァDOB-7は、上記信号DO, DOとは異なる データ出力バッファ活性化信号信号DO7, DO DOB-7は、EEPROMの内部消去状態を外 部へ読み出すというデータポーリングモードに用 いられる。また、上記外部入出力端子「/Oから 供給される書き込みデータは、データ入力バッフ ァDIBを介して、上記共通データ線CDに伝え られる。他のメモリアレイM-ARYに対応した 共通データ線と外部入出力端子との間においても、 第20図に示したように、上記同様な入力段回路 及びセンスアンプSA並びにデータ出力パッファ

がMOSFETQ11のゲートに供給されることによって、上述のように比較的高い電位に制限される。各データ線D1~Dnとソース線との間に設けられたデータ線放電MOSFETQ19~Q21は、そのゲートに供給されるゲートバイアス信号DSが後述するように中間レベルにされるため、カラムアドレスデコーダYDCRによって選択状態のデータ線の電荷が放電される。

なお、上記増幅用のMOSFBTQ11は、ゲート接地型ソース入力の増幅動作を行い、その出力信号をCMOSインバータ回路N1の入力に伝える。CMOSインバータ回路N2は、上配CMOSインバータ回路N1の出力信号を波形整形した信号Sの(第1図のメモリアレイMーARYーのの場合)を形成して対応したデータ出力バッファDOBーの入力に伝える。データ出力バッファロのBーのは、上記信号Sのを増幅して外部端子「/Oのから送出させる。データ出力バッファは、上記の

4 4

DOBからなる銃み出し回路と、データ入力バッファDIBからなる費き込み回路とがそれぞれ設けられる。

タイミング制御回路CNTRは、特に制限され ないが、外部端子CB、OB、WB、BB(以下、 単に信号CB、OB、WE及びEBのように呼ぶ 場合がある)及び V ppに供給されるチップイネー ブル信号 C B ,アウトプットイネーブル信号 O B . ライトイネーブル信号WE、イレーズイネーブル 信号BB及び香込み/消去用高電圧Vppと、後述 するような自動消去動作の制御を行う内部回路し OGCから供給されるプレライトパルスPP。消 去モードを示す信号 BS. デコーダ制御信号 DC. 消去ペリファイ信号BV、自動消去モード設定遅 延信号AED及びベリファイ時センスアンブ活性 化信号VB等に応じて、内部制御信号でき、セン スアンプの動作タイミング信号 3 c 等の内部タイ ミング信号を形成するとともに、アドレスデコー ダ等に選択的に供給され読み出し用価電圧 V cc/ 消去ベリファイ用低電圧 V cv/ 書き込み用高電圧

Vppの電圧切り換えを行い、これらの電圧のうちのいずれかを選択的に出力する。上記内部回路 LOGCにより形成される上記各信号 PP. BS. DC. BV. ABD及び VB等は、消去以外のモードではタイミング制御回路 CNTRの動作に影響を与えない。すなわち、消去モードのときのみ、上記各信号 PP. BS. DC. BV. ABD及び VB等が有効とされ、これらの信号に応じた消去動作のための各種信号が上記タイミング制御回路 CNTRによって発生される。

第6図と第7図には、上記タイミング制御回路 CNTRの要部の一実施例の回路図が示されている。次に示す表-1には、上記外部端子を介してフラッシュEEPROMへ供給される各外部信号とそれに対応した動作モードが示され、表-2には各外部信号にもとづいて形成される内部タイミング信号のうちのいくつかの内部タイミング信号とが示されている。これらの表-1、表-2においては、Hはハイレベル、しはロウレベル、Vppは電源電圧Vcc(例えば5V)よりも高い電圧

4 7

表 - 2

	v,	, z	٠.	e r	• p :	E H I	-	AED	,	E 3	rol	H ^{FF}
ノンセレクト	L	L	L	L	Ħ	L	L	L	L	L	L	L
9-F	L	L	H	B	E	L	L	L	L	L	L	L
7ウトブット ブイスエイブル	LLL	L L L	H H H	B B B	H H H H	しししし	L L L	l l l	LLL	LLLL	ւ	L L L
511	Н	L	L	L	B	E	Н	L	L	L	L	L
94149774	Я	L	H	H	H	L	L	L	ι	L	L	L
イレーズ	Н	0	0	0	0	L	0	0	L	H	L	0
5-98-9ング	H	L	H	H	H	L	Я	В	L	H	0	Ł
タイト/イレーズ インヒピット	H H H H	11111	1 1 1 1		R R H H		iliil	1111	11111	しししし	L L L L	L L L L

また、表-1、表-2において、*はハイレベル(H)でもロウレベル(L)でも良いことを表しており、Oは上記内部回路LOGCから上記タイミング制御回路CNTRへ供給される信号によって、そのレベル変化することを表している。

この表-1と表-2の見方について、読み出し

(例えば約12V)を示している。上記表 - 1と表 - 2の外部端子I/Oの間において、H z はハイインピーダンスの状態、input はデータ入力、outputはデータ出力を示しており、特にoutput(I/O7)は、外部入出力端子I/O7がデータ出力であることを示している。

表-1

	CE	ŌĒ	WE	EE	Vpp	1/0
ノンセレクト	н	*	*	*	Vcc	Ня
9-F	L	L	Н	Н	Vcc	output
プウトブット ディスエイブル	LLLL	L L H	L L H	L H L	V cc V cc V cc V cc	H = H = H = H = E
711	L	Н	L	н	Vpp	input
ライトベリファイ	L	L	н	Н	V pp	output
イレーズ	L	Н	н	L	Vpp	Нz
データボーリング	L	L	Н	L	Vpp	output (I/07)
ライト/イレーズインヒピット	H L L L	* L H H	* L L H	* L H L	V pp V pp V pp V pp V pp	H z H z H z H z H z

4 8

モードを例にして説明する。他のモードについて も同様であるので、以下の例から容易に理解でき るであろう。

外部からフラッシュEEPROMへ、ロウレベ ル (L) のチップイネーブル信号 CB、アウトプ ットイネーブル信号 OBと、ハイレベル(H)の ライトイネーブル信号WB、イレーズイネーブル 信号EEが供給されるとともに、フラッシュEE PROMの外部端子Vppに電源電圧Vccのような 低電圧が印加されると、上記タイミング制御回路 CNTRによって読み出しモードが指示されたも のと判定し、タイミング制御回路CNTR及び内 部回路LOGCは、内部信号VP、BV、wp、 wr、AED、DC、ES、POLM、PPのそ れぞれをロウレベル (し) にし、内部信号SC、 re、DEのそれぞれをハイレベル(H)にする。 そして、アドレス信号によって指示されたメモリ セルに保持されていたところのデータが外部入出 力端子1/00~1/07から出力される。

おな、本明細書において、互いに同じ信号ある

いは同じ嫡子には、同一の配号が示されている。また、アルファベット文字の上部に『一』が付された配号によって衷されている信号は、同じアルファベット文字で衷され、『一』が上部に付されていない信号で表されている。例えば配号マーは記号マーで表されている信号に対して位相反転された信号である。なお、この信号マーは、上紀外の端子 Vppに高電圧 Vppが印加されたときハイレベル(Vcc)となり、それ以外ではロウレベル(Vss)となる。

上記タイミング制御回路CNTRの主要部を構成する第6図と第7図の回路については、その動作を逐一詳細に説明しないが、動作モードを表す上記表 - 1、表1 - 2と後述する動作説明から容易に理解されよう。

チップイネーブル信号 CEがハイレベルにされ、 外部端子 V ppに高電圧が供給されない状態では上 記フラッシュ B E P R O M は非選択状態となる。

チップイネーブル信号CEがロウレベルにされ、

5 1

(第7図)がオン状態にされる。また、このときないないが動作タイミング信号を含めていたがあるため、この信号を含めている。またのというである。このとのでは、第7図)がオンネルMOSFETでは、第7図)と3つのNチャンネルMOSFETでは、第7図)のコンダクタンス上に従っているのでは、非選択状態のデータ線ないしる21を制御して、非選択状態のデータ線の電荷を放置させる。

チップイネーブル信号 C B がロウレベルにされ、アウトブットイネーブル信号 O B がハイレベルにされ、ライトイネーブル信号 W B がロウレベルにされ、イレーズイネーブル信号 E B がハイレベルにされ、外部端子 V ppに高電圧(例えば約12 V)が供給された状態ならば書き込みモードとさ

アウトアットイネーブル信号OBがロウレベルに され、ライトイネーブル信号WBがハイレベルに され、イレーズイネーブル信号EBがハイレベル にされ、外部端子Vppに高電圧が供給されない状 態では、上述のように読み出しモードとされ、上 記内部チップィネーブル信号 ce はロウレベルに、 アドレスデコーダ活性化信号DB.センスアンプ の動作タイミング信号sc, 読み出し信号reの それぞれがハイレベルにされる。また、このとき アドレスデコーダXDCR、YDCR、データ入 力回路DIBのそれぞれには、その動作電圧とし て低電圧 Vcc (約5 V) が上記タイミング制御回 路CNTRから供給される。これにより、センス アンプSAが動作状態になって上記のような読み 出し動作が行われる。このとき、第6図に示した 回路によって、データ線放電MOSFET非活性 化信号SBがロウレベルにされる。これに応じて、 非活性化信号SBを受けるNチャンネルMOSF BT (第7図) がオフ状態にされ、同じく非活性 化信号SBを受けるPチャンネルMOSFET

5 2

れる。このとき、上記内部チップイネーブル信号 ce はロウレベルに、アドレスデコーダ活性化信 号DE、書き込みモード信号WP、書き込み制御 信号wr,書き込みパルスPGはそれぞれはハイ レベルにされ、ゲートパイアス信号DS。センス アンプ動作タイミング信号sc, 読み出し制御信 母re、データ出力パッファ活性化信号DO及び DO7はそれぞれはロウレベルにされる。上記信 号DEのハイレベルによりアドレスデコーダXD CR及びYDCRのそれぞれが活性化され、上記 メモリアレイM-ARYを構成する複数のワード 線及び複数のデータ線から、外部アドレス信号A X、 AYによって指示された1つのワード線と、 1つのデータ線が選択される。このとき、アドレ スデコーダXDCR、YDCR及びデータ入力パ ッファ DIBには、その動作電圧として高電圧 V ppが上記タイミング制御回路CNTRから供給さ れる。上述のように、このとき読み出し制御信号 reはロウレベルにされるため、上配MOSFE TQ16はオフ状態にされ、ゲートパイアス信号 DSのロウレベルにより上記放電MOSFETQ 19ないしQ21もオフ状態にされ、センスアンプ助作タイミング信号 scのロウレベルによってセンスアンプSAは非活性化される。また、このときデータ出力バッファ活性化信号DO及びDO7はロウレベルであるため、データ出力バッファDOBーのでは、後で第11図を用いて述べる。

書き込みが行われるべきメモリセルの選択ノードが結合されたワード線、言い換えるならば、選択されたワード線は、その動作電圧としてRに登田といって、との電位が上記高電圧Vppに従った。一方には約12Vのような高電圧にされる。一方には対って、データ入力パッファロ1Bにより高電圧とは、データ入力パッファロ1Bにより高速圧にように、データ入力パッファロ1Bにより高速圧とは、データ入力パッファロ1Bにより高速圧にように第16回に示した記憶トランジスタにより構成される。その選択ノードが選択されたワード線に

ティングゲートの電位が負になる。フローティングゲートの電位が負とされることにより、電子の 注入された記憶トランジスタのしきい値電圧は、 電子の注入を行う前に比べて上昇し、高くなる。

5 5

これに対して、選択されたメモリセルにおいて、 それを構成する記憶トランジスタのフローティン グゲートに電子を注入しない場合、記憶トランジ スタのしきい値電圧は上昇せず、比較的低い値に 保持される。選択されたメモリセルにおいて、そ れを構成する記憶トランジスタのフローティング ゲートに電子の注入を行わないようにするために は、上記記憶トランジスタのドレイン領域に、選 択されたデータ線、上記オン状態にされたMOS PETQ18及びデータ入力パッファDIBを介 して、上記ドレイン領域の近傍のピンチオフ領域 でホットエレクトロンが発生しないような低い電 圧が印加されるようにすればよい。選択されたメ モリセルの記憶トランジスタのドレイン領域に上 述したような高電圧を印加するか、上述したよう な低い電圧を印加するかは書き込むべき情報によ

結合され、その入出力ノードが選択されたデータ 線に結合されたメモリセル、すなわち、選択され たメモリセルにおいて、それを構成する記憶トラ ンジスタのフローティングゲートに電子を注入す る場合、選択されたデータ線の電位は書き込み制 御信号wrのハイレベルに応じてオン状態にされ たMOSFETQ18とデータ入力パッファDI Bを介して高電圧Vppに従った高電圧にされる。 これにより、記憶トランジスタにチャンネル飽和 電流が流れ、データ線に結合されたドレイン領域 近傍のピンチオフ領域では高電界により加速され た電子がイオン化を起こし、高エネルギーを持つ 電子、いわゆるホットエレクトロンが発生する。 一方、この記憶トランジスタのフローティングゲ ートの電位は、ワード線が結合されたコントロー ルゲートの電圧とドレイン領域の電圧、及び半導 体基板とフローティングゲート間の容量とフロー ティングゲートとコントロールゲートとの容量と で決まる値となる。これにより、フローティング ゲートにホットエレクトロンが誘引され、フロー

5 6

って定められる。後で第22図を用いて述べるデータ入力バッファDIBが、外部入出力端子I/Oを介して供給される情報に従って上述した高電圧又は低い電圧を形成し、形成された電圧が上述のようにして選択されたデータ級に伝えられる。

電子がフローティングゲートに注入されることによって、そのしきい値電圧が高くされた記憶トランジスタは、読み出しモードの際に、そのコントロールゲートに選択レベル(例えば5V)の選択信号が供給されても、選択されても、選択はされても、非導通状態となる。これに対して、はならず、非導通状態となる。これに対して、はならず、非導通状態となる。これに対して、ないでは、そのしきい値電圧が比較的低い電圧に保持されているため、読み出しモードの際、選択レベルの選択的作によって、導通状態となり、電流が流れる。

なお、書き込みモードにおいて、選択されなかったメモリセルにおいては、それを構成する記憶 トランジスタのコントロールゲート又は/及びド レイン領域に高電圧が印加されない。そのため、 フローティングゲートへの電子の注入が行われず、 記憶トランジスタのしきい値電圧は変化しない。

チップイネーブル信号 CE がロウレベルにされ、アウトブットイネーブル信号 WE がロウレベルにされ、ライトイネーブル信号 WE がハイレベルにされ、イレーズイネーブル信号 BE がハイレベルにされ、外部備子 Vppに高電圧 Vppが供給された状態ならば、書き込みベリファイモードとされる。外部備子 Vppに高電圧 Vppが供給されている。アドレスデコーダ X D C R 、Y D C R 及びデータ入力回路 D I B のそれぞれにはその動作電圧が上記高電圧 Vppから低電圧 Vccに切り換えられて供給される。

上記表 - 1、表 - 2に示されている書き込み/ インヒピットモードでは、各デコーダは活性化されているが、書き込み/消去用の高電圧 V ppが各 デコーダには供給されない状態である。このモー ドにおいては、上記ゲートバイアス信号 D S がハ

5 9

2 図のフローチャート図に示されたアルゴリズム を実行するためのシーケンス制御を行うものであ るため、後述する第 5 図の動作タイミング図を参 照した消去動作モードの説明から容易に理解され よう。

第2図のフローチャート図において、実際の消 去動作に先立って同図で示すよいで、実際連手をはないで、これはないで、これはないで、これはないで、これはないで、これはないで、これはないで、これはないではないではないではないではないではないができる。といないでは、これにはないが、これにはないではないではないではないではないではないではないではないではないが、これにはないではないではないが、これにはないで、これにはないである。ということである。、未費を入りにはないにはないにはないにはないにはないにないにないにより、大きさいにより、大きなのメントールでは、これにより、大きなのメントールではないが、大きなのにないにより、大きなのが、大きなのメントールにより、大きなのメントールにより、大きなのメントールにより、大きなのメントールにより、大きなのメントールでは、これにより、大きなのストールでは、これにより、大きなのストールにより、大きなのストールにより、大きなのストールにより、大きなのストールにより、大きなのストールにより、大きなのストールにより、大きなのストールにより、大きなのストールによりにはないではないではないます。 イレベルにされ、データ線の放電が行われる書き 込み/書き込みベリファイ/清去の準備期間である。

チップイネーブル信号 CB、イレーズイネーブル信号 CB、イレーズイネーブル信号 BBがロウレベルにされ、アウトブットイネーブル信号 WBがハイレベルにされ、外部端子 Vppに高電圧 Vppが印加されることにより、消去モードが開始される。後で第21図を用いて述べるが、これらの外部信号の電圧の組み合わせにより、消去モードの開始が指示されるものであり、この状態を維持しなければ消去モードが終了するというわものではない。

この実施例のフラッシュ B E P R O M における 情去モードについては、そのアルゴリズムの一例 を示す第2図の動作フローチャート図、第3図及び第4図に示した上記内部回路 L O G C の主要部の具体的回路図、第5図に示した動作タイミング図を参照して次に詳細に説明する。上記内部回路 L O G C は、消去制御回路として働く。

上記第3図及び第4図に示した回路は、上記第

6 0

モリセル (それを構成する記憶トランジスタのフローティングゲートに実質的に電子の注入が行われていない) であるいわば消去状態のメモリセルに対して、この実施例による内部自動消去動作が行われることによって、未書き込みのメモリセルにおける記憶トランジスタのしきい値電圧が、負のしきい値電圧になってしまうのを防ぐものであ

このプレライト動作は、まず、ステップ(J)において、アドレス設定が行われる。すなわち、個々のメモリセルを選択するためのアドレス信号がアドレスカウンタ回路で発生されるように、アドレスカウンタ回路の設定が行われる。このアドレス設定により、特に制限されないが、最初に書き込みが行われるべきメモリセルのアドレスを指示するアドレス信号が上記アドレスカウンタ回路により発生される。

ステップ図において、書き込みパルスを発生され、アドレスカウンタ回路によって発生されたア ドレス信号により指示されたメモリセルに対して 書き込み(プレライト)が行われる。

この書き込みの後にステップ(3)が実行される。 このステップ(3)において、上記アドレスカウンタ 回路がインクリメント (+1) 動作させられると いう、アドレスインクリメントが行われる。

6 3

Vcvの下で前記のような読み出し動作が行われる。 すなわち、アドレスデコーグ X D C R . Y D C R 及びセンスアンプSAには、その動作電圧として 電源電圧 V ccのかわりに上述した低電圧 V cvが供 拾される。なお、このとき、内部回路LOGC、 タイミング制御回路CNTRには、その動作電圧 として電源電圧Vccが供給されている。この銃み 出し動作において、読み出し信号が"0"ならば、 すなわち、記憶トランジスタがオン状態になれば、 その記憶トランジスタのしきい値電圧は上記3.5 V以下の消去状態にされたものと認められるから、 次にステップ(8)が実行される。このステップ(8)に おいて、上記アドレスカウンタ回路のアドレスイ ンクリメントが行われる。そして、前配のブレラ イト動作の場合と同様にステップ(9)において、上 記アドレスカウンタ回路により形成されたアドレ ス信号が最終アドレスを指すか否かの判定が行わ れる。最終アドレスでない場合(NO)にはステ ップのへ戻り、上記同様な消去ペリファイ動作が 行われる。これを上記アドレスカウンタ回路が最

プロヘ戻る怪路にステップ(3)が設けられる。

上記のようなプレライトが最終アドレスまで行われると(YES)、以下のような消去動作が次に実行される。

ステップ(5)において、消去動作のためのアドレスの初期設定が行われる。すなわち、アドレスカカンタ回路に対して、アドレス信号の初期設計が行われる。この実施例ではフラッシュBBPROM内の全てのメモリセルが一括して消去されるため、このアドレスの初期設定は消去動作それ自体には格別の意味を持たない。このアドレス設定は、消去動作その後に行われるベリファイ動作(消去ベリファイ)のために必要とされる。

ステップ(6)では、一括消去のための消去パルスが発生され、消去動作が行われる。この後、上記アドレス設定に従いステップ(7)において、ペリファイ動作が行われる。このペリファイ動作では、後述するように動作電圧が、外部端子 V ccを介して供給される低電圧の電源電圧 V cc (例えば5 V) より更に低い例えば3.5 V のような低い電圧

6 4

終アドレスを指すまで繰り返して行うことにより、 消去動作を終了する。前記のように、本実施例に おいては、メモリアレイM-ARYの記憶惰報が 一括抗去されるものであるため、上述した消去動 作では、全メモリセルのうち書き込み動作によっ て最もしきい値電圧が高くされた記憶トランジス タにより消去回数が決められる。 すなわち、最も しきい値電圧が高くされた記憶トランジスタが、 上記3.5 Vで読み出しが可能、すなわち低いしき い値電圧を持つまでステップ(6)における消去パル スの印加 (消去動作) が行われる。そして、この 記憶トランジスタが上記低いしきい値賀圧を持つ ようになったか否かの検出がステップのの消去べ リファイ動作によって行われる。すなわち、ステ ップ切のベリファイ枯果に基づいて、ステップ(8) における消去パルスの印加 (消去動作) の有無が 決定される。

上記のような消去動作モードを第5図の動作タイミング図を参照して第3図及び第4図の具体的回路とともに詳細に説明する。なお、以下の説明

においては、前述した第 6 図. 第 7 図、及び表 - 1. 表 - 2 も参照される。

チップイネーブル信号 CE がロウレベルにされ、アウトブットイネーブル信号 WE がハイレベルにされ、ライトイネーブル信号 WE がハイレベルにされ、外部端子 Vppに高電圧 Vpp (例えば約12 V) が供給された状態では、前記第6図に示したタイミング制御回路 CNTRの具体的回路及び表ー1. 表ー2から明らかなように内部チップイネーブル信号 ce、消去開始信号 ccがロウレベルとなる。したがって、イレーズイネーブル信号 E E がハイレベルからロウレベルに変化すると、これに応じてフリップフロップ回路FF1がセットされる。

これにより、消去モードを示す信号BSがハイレベルからロウレベルに変化して消去モードに入る。内部信号ES2は、遅延回路DIの持つ遅延時間によって決められた一定時間遅れてロウレベルに変化する。消去モードを示す信号BSがハイレベルに変化すると、それがノアゲート回路NO

6 7

制御信号OSCにより発掘回路OIが起動される。 発掘回路OIの出力信号は、4ビットの2進カウンタ回路BCSIにより分周されてブレライトパルスPPが発生される。このブレライトパルスPPの発生は、上記のような分周により得られた分周信号OS3とOS4及びブレライト制御信号PCから形成するものに限定されず、種々の変形例を採ることができるものであることはいうまでもない。

上記カウンタ回路BCS1の出力信号は、2進カウンタ回路BCS2に供給される。このカウンタ回路BCS2は、アドレスカウンタ回路としての動作を行い、内部アドレス信号A5Ⅰ、A6Ⅰ・・・・A2Ⅰを発生する。これらのアドレスに信号A5Ⅰ、A6Ⅰ・・・・A2Ⅰは、アドレスパッファXADB、YADBの入力の切りでレスパッファXADB、YADBのそれぞれは、下レスパッファXADB、YADBのそれぞれは、下いに同様な構成にされた複数の単位回路により

R1に帰還される。そのため、消去モード信号 BRが発生されるまで、消去モード信号で、はまり保持される。従って、消法を同じなり、消法を一下の間、ノアゲート回路 NO R 1 は OB BR 1 は OB BR

消去動作を実行する前に、前記プレライト動作 が実行される。この全ピットに対して一定時間の 書き込みを行うというプレライト動作のために、 アドレズインクリメント開始信号AIS、発振器

68

構成されている。第9図には、その単位回路が示 されている。単位回路は、同図のように、消去モ ード信号BSのハイレベルにより、その入力が、 外部端子AX、AYを介して供給される外部アド レス信号AX、AYから、内部アドレス信号AX 1. AYIにそれぞれ切り換えられて、アドレス デコーダXDCR, YDCRに伝えられるべき内 部相補アドレス信号ax. axとay. ayが形 成される。すなわち、上記信号BSのハイレベル により、アドレスパッファ X A D B . Y A D B の 単位回路は、外部端子からの外部アドレス信号A X、AYを受け付けなくされ、内部アドレス信号 A51, A61····A21に相当する内部ア ドレス信号AXI、AYIの受け付けを行う。特 に制限されないが、上記カウンタ回路BCS2は、 外部アドレス信号AX、AYと同じ数の内部アド レス信号AX1、AY1を形成する。これにより、 各メモリアレイM-ARYからそれぞれ1個のメ モリセルが内部アドレス信号AXI、AYIによ って選択される。この選択されたメモリセルに対

して、データ入力パッファ D I B - 0 ~ D I B - 7 から情報が供給され、書き込まれる(プレライト)。この場合、データ入力パッファ D I B - 0 ~ D I B - 7 は、外部端子 I / O 0 ~ I / O 7 からのデータではなく、プレライトパルス P P にもとづいて情報を形成する。

7 1

回路は、外部消去モード信号EXTEがロウレベ ルのときには、実質的にはインバータ回路として 動作する。それ故、信号EPは3つのインバータ 回路を介してゲートに定常的に電源電圧 V ccが供 給されたカット用MOSFET及びゲートに定常 的に高電圧Vppが供給されたカット用MOSPE Tを介して、高電圧 Vppを動作電圧とする CM O Sインパータ回路を構成するPチャンネルMOS FBTのゲートに供給される。上記CMOSイン パータ回路を構成するNチャンネルMOSFET のゲートには、上記最終段のインパータ回路の出 力信号が供給される。この構成に代えて、Nチャ ンネルMOSFBTのゲートを上記Pチャンネル MOSFETのゲートと接続してもよい。上配P チャンネルMOSFETのゲートと高電圧Vppと の間には、レベル変換出力信号を受ける帰還用の PチャンネルMOSFETが設けられる。この実 施例回路では、上記消去パルス EP がロウレベル にされると、上記の最終段インパータ回路の出力 がハイレベルになるので、NチャンネルMOSP

ットされる。遅延回路 D 5 により設定された時間 の後に、消去パルスEPがロウレベルになる。こ の消去パルスEPのロウレベルにより、前記のよ うな消去回路BRCを介してメモリセルのソース に高電圧 Vppが印加される。特に制限されないが、 消去回路BRCは、第10回に示す回路とされる。 信号BPは、基本的には低電圧Vccを動作電圧と するインパータ回路と、高電圧Vppを動作電圧と するレベルシフト機能を持つインパータ回路とを 介してPチャンネルMOSFBTQ17のゲート に、また低質圧Vccを動作質圧とするインパータ 回路を2段介してNチャンネルMOSFETQ1 Oのゲートに伝えられる。 同図において、信号 B XTBは、この実施例における内部自動消去モー ドとは別に、このBBPROMを通常の消去モー ド、すなわち、外部の信号によって設定された期 間だけ消去動作を行う場合にハイレベルにされる 外部消去モード信号である。

上記消去回路BRCの構成及び動作は、次の通 りである。消去パルスBPを受けるナンドゲート

7 2

BTがオン状態になって出力信号をロウレベルに ·する。これにより、帰還用のPチャンネルMOS FBTがオン状態になってCMOSインバータ回 路を構成するPチャンネルMOSFBTのゲート 電圧を高電圧にするため、このPチャンネルMO SFBTがオフ状態になる。また、カット用MO SPBTがオフ状態になるため、高電圧Vppから 低電圧Vccで動作する最終段インパータ回路に向 かって直流電波が流れるのが防止される。これに より、出力信号がロウレベルにされるためMOS FBTQ17がオン状態になってメモリセルのソ -ス領域の電位を高電圧 V ppにする。このとき、 MOSFETQ10のゲート電圧は、ロウレベル になるためオフ状態となる。消去パルスEPがハ イレベルにされると、上記の最終段インパータ回 路の出力がロウレベルになるのでNチャンネルM OSPBTがオブ状態にされ、PチャンネルMO SPBTがオン状態になる。これにより、出力信 号は高電圧Vppのようなハイレベルになって、上 記PチャンネルMOSFETQ17をオフ状態に

する。このとき、帰選用のPチャンネルMOSFETは、出力信号の高レベルによりオフ状態になる。このとき、NチャンネルMOSFETQ10 のゲート電圧がハイレベルになる。これにより、MOSFETQ10がオン状態になり、メモリセルのソース電位を回路の接地電位とする。

再び第4図に戻り、同図において、発援回路 O E 2 と 2 進カウンタ回路 B C S 3 は、消去バルス E Pがロウレベルとにされることにより、それらによって定められた時間が経過した後、消去バルス にな了信号 P B をロウレベルからハイレベルに変化させ、フリップフロップ回路 P P 3 をリセッイレさせ、フリップフロップ回路 P P 3 をリセッイレ させ、フリップフロップ回路 P P 3 をリセッイレ させ、フリップフロップ回路 B P R C に がいに変化するので、上配の消去回路 B R C に らりメモリセルのソースの電位は高電圧 V ppから回路の接地電位 V ss に 切り換えられる。

遅延回路D7により設定された遅延時間の後に、 消去ペリファイ信号BVがハイレベルに変化して 消去ペリファイモードに移る。このとき、上記カ ウンタ回路BCS1とBCS2はプレライト時と

75

再び信号OS2のロウレベルの期間に判定が行わ れる。このようにして、ベリファイ時アドレスイ ンクリメント信号EAIに従って、内部アドレス 信号AX1、AYIが形成され、その内部アドレ ス信号AXI、AYIに従ったメモリセルの判定 が行われる。もし、センスアンプSAの出力信号。 S0~S1のうち1ビット以上の信号がハイレベ ルであれば、すなわち、1ピットでも消去されて ないメモリセルがあれば、ノアゲート回路NOR 2によりフリップフロップ回路 3 がセットされ、 再びロウレベルの消去パルスBPが発生される。 このロウレベルの消去パルスEPによって、再び 上述した消去動作が行われ、その後、上述した消 去ベリファイが再び実行される。 第5 図において は、上記内部信号OS2により示される4つのア ドレスで消去されていると判定され、5番目のア ドレスで消去されていないと判定されてベリファ イ期間が終了した例が示されている。このとき、 遅延回路D8の作用により、信号OS2の最後の パルスはアドレスインクリメント信号BAIに現

は異なり、自動消去モード設定信号AEにより、 互いに電気的に切り離されてカウンタ回路BCS 1はベリファイ用の基準パルスを発生するために 用いられ、カウンタ回路BCS2は、プレライト 用ではなく、ベリファイ用の内部アドレス信号を 発生するために用いられる。すなわち、上記カウ ンタ回路BCS1の出力信号OS2は周期の前半 がハイレベルに、周期の後半がロウレベルの信号 であり、ロウレベルである期間にセンスアンプS Aからの出力信号S0~S7(8ビット出力の場 合)のハイレベル/ロウレベルの判定が行われ、 センスアンプSAから出力されている全ピットの 信号S0~S7がロウレベルのとき、言い換える ならば、上記カウンタ回路BSC2によって選択 された8個の記憶トランジスクのそれぞれのしき い値包圧が低くされた消去状態ならば、フリップ フロップ回路FF3がセットされずに、ベリファ イ時アドレスインクリメント信号BAIに応答し て、次のアドレスを指す内部アドレス信号AX1. AYIがカウンタ回路BSC2により形成され、

7 6

れないようにされ、最後に消去されていないと判定されたアドレスに留まることを示している。 書い換えるならば、上記カウンタ回路BSC2には、消去されていないと判定されたアドレスを指すアドレス信号が保持される。そのため、特に制限ではれないが、再び自動消去が行われた後の消去でリファイは、前に消去されていなかったと判定されたアドレスから実行される。ここではベリファイモードの基本パルスを分周回路の出力信号OS2としたが、特にこれに限定されるものではないことは言うまでもない。

上記動作の繰り返しによりすべてのアドレスに 対応するメモリセルがベリファイされると、プレ ライト終了時と同様に終了アドレス信号 BNDが ハイレベルになり、フリップフロップ回路 FF2 がリセットされる。このフリップフロップ回路 F P2のリセットに応じて自動消去モード設定信号 ABがロウレベルに変化し、消去モード終了信号 BRが遅延回路 D9により設定された遅延時間の 間だけハイレベルにされる。 この信号BRのハイレベルにより、フリップフロップ回路FFIがリセットされて、遅延回路DIにより設定された遅延時間径過後に、消去モードを示す信号BSがハイレベルに変化され、外部信号を受け付けないようにしていた状態が解除される。

2進カウンタ回路BCS4は、消去パルスIDPEPEPを開致する。ある一定回数のパルルスストを計数しても上記のように消去モードが終了ない場合には異常検出信号PAILをハイレンでは、強制的に消去モードを終了させる。の消去モード終了信号BRを形成するとなっては、内部信号PSTOPと終了ドレいいない時に外部信号により作られる内部信号PSTOP的より本モードを終了できるようにしたためである。

以上の説明では、第5図のタイミング図を中心

7 9

データ出力パッファDOBの具体的回路が第1 1図に示されている。データボーリング(ステータスボーリング) 制御回路 D P を除けば、外部入出力端子 I / O 0 ~ I / O 6 に対応したデータ出力パッファDOB-0 ~ D O B - 6 と、外部入出力端子 I / O 7 に対応したデータ出力パッファD

にして、第3図と第4図に示された消去制御回路 LOGCの具体的回路を中心においたが、実際に はこれら消去制御回路LOGCで発生された各信 号が、タイミング制御回路CNTRを介してアド レスパッファやデコーダ、MOSFBT等を制御 する。第6図と第7図に示した信号DE、SB、 sc, re, wr, PG, DO等の信号発生回路 では消去モード中は信号ES、AED等の信号に より外部端子CE, OE, WE, EEの入力が無 効にされており、内部で制御される。例えば、消 去パルス EP がロウレベル、すなわち、電気的消 去を行っている期間は、第3図及び第4図中の信 号DCがハイレベルとなり、信号DEはロウレベ ルとされ、各デコーダXDCR,YDCRは非活 性化となる。よって全ワード線、全データ線は非 選択状態になる。他の期間についても同様にその 状態が第3図及び第4図に示された消去制御回路 LOGCの出力信号によって決められる。

データポーリングモードは、消去中か否かを判定するためのモードである。そのため、BBPR

8 0

第12図には、センスアンプSAやアドレスデコーダXDCR、YDCRに供給される消去ペリファイモード時の動作電圧Vcvを発生させる電源回路が示されている。この回路は、シリコンパンドギャップを利用した公知の基準電圧発生回路V

RBFと、演算増幅回路OP1とOP2とを用い て構成される。すなわち、上記基準電圧回路VR BFにより形成された基準電圧VRを演算増幅回 路OP1により、抵抗R1とR2により決まる利 得 (R1+R2) / R2に従い電圧増幅し、前記 約3.5 Vのような電圧を形成する。この電圧をポ ルテージフォロワ形態の演算増幅回路OP2を通 して出力させて上記電圧Vcvを得るものである。 上記演算増幅回路OP1とOP2は、上記自動消 去モード設定信号ABにより活性化して上記電圧 Vcvを発生させる。これにより、他の動作モード のときには上記の電源回路での電流消費を行わな いようにできるものである。なお、上記演算増幅 回路OP2として、その出力回路としてPチャン ネルMOSFBTとNチャンネルMOSFBTか らなる出力回路を用いた場合、上記信号ABによ り演算増幅回路を非活性化する際、上記信号AB により、PチャンネルMOSFETをオン状態に して、低電圧である電源電圧Vccを出力させる。 この構成を採ることによって、上記の電源回路に

信号ABにより電圧VccとVcvの切り換え機能を付加できるものである。なお、上述した基準電圧発生回路VRBFとしては、例えば英国特許2081458Bに開示されているものが使用できる。

上記の消去ペリファイ中の動作電圧は、フラッ シュBBPROMに対して読み出し動作が可能な 下限の電源電圧 V ccmin にほど等しくなるように するために、読み出しモードの時のフラッシュB BPROMにおける電波電圧 Vccより低く設定す ることが望ましい。また、ここでは第1.2図に示 すように、電源を内蔵することを想定したが、上 記信号ABをフラッシュBBPROMの外部に出 力し、外部に設けらられたプログラマブル電源を この信号ABによって制御して、その電圧を本フ ラッシュ B B P R O.M のセンスアンプ S A やアド レスデコーダXDCR、YDCR等のように上記 電圧 V cvが印加されるべき回路に供給する構成と してもよい。ここで、上述した下限電圧Vccmin とは、EEPROMを構成するメモリセルのうち、 最も高いしきい値電圧を持つメモリセルから、そ

8 3

の記憶情報の読み出しを可能とする最低の電源電圧 Vcc (BBPROMの外部端子 Vccに印加される)を象味している。

第23図には、アドレスデコーダXDCR、YDCRを構成する単位回路の回路図が示されている。各アドレスデコーダは、複数の互いに同様な構成にされた単位回路によって構成されている。ただし、供給される内部アドレス信号の組み合わせが、各単位回路で異なる。第23図には、これらの単位回路の1個が実施例として示されている。

同図において、UDGは単位デコーダ回路であり、例えば内部アドレス信号ax(ay)とアドレスデコーダ活性化信号DBを受けるナンド回路によって構成される。このナンド回路の出力信号は、第10図に示した回路と同様な構成のレベル変換回路に供給されている。第23図のレベル変換回路においては、第10図において高電圧Vppが供給されていたノードに対応するノードに、上記タイミング制御回路CNTRから、高電圧Vpp、電源電圧Vcc及び上記低電圧Vcvが選択的に供給

8 4

される。これに対して、上記ナンド回路UDGに は、定常的に電源電圧Vccが供給される。

これにより、書き込み動作時あるいはプレライ ト時に、アドレスパッファXADB (YADB)・ からの内部アドレス信号ax(ay)によって指 示されたワード線W(カラムスイッチMOSFE Tの選択級CL) に対して、上記商電圧 Vapと実 質的に等しい電圧を持つ選択信号を単位回路が出 力する。また、蹴み出し動作時には、内部アドレ ス信号ax(ay)によって指示されたワード線 W(選択線CL)に電源電圧Vccと実質的に等し い程圧を持つ選択信号が出力される。消去ベリフ ァイモードにはアドレスパッファ X A.D B (Y A DB) からの内部アドレス信号ax (ay) によ って指示されたワード線W(選択線CL)に対し て、上記低電圧Vcvと実質的に等しい電圧を持つ 選択信号が出力される。また、消去動作のときに は、活性化信号DEが上述のようにロウレベルに されるため、全ての単位回路から回路の接地電位 Vssと実質的に等しい電圧が、ワード線W(選択 線CL)に供給される。なお、選択されないワード線W(選択線CL)には、回路の接地電位Vssに従った電圧が供給される。また、上述したように、プレライト時及び消去ベリファイ時には、外部アドレス信号AX(AY)ではなくて、カウンタ回路によって形成された内部アドレス信号AX「(AYI)がアドレスパッファXADB(YADB)に取り込まれ、これに対応した内部アドレス信号ax(ay)が形成される。

第22図には、データ入力バッファDIBの一 実施例を示す回路図が示されている。

このデータ入力バッファDIBは、外部入出力 嫡子 I / Oからのデータをメモリセルへ登き込む 場合と、プレライト時にメモリセルへ予め定められたデータを書き込む場合とに共通に使われる。 書き込みモードの場合、前記表 ー 1 . 表 ー 2 から 理解できるように書き込みモード信号wpはハイ レベルにされ、プレライトバルスPPはロウレベルにされる。そのため、外部入出力嫡子 I / Oに 供給されたデータは、2個のノア回路を介してイ

れる電流Iwが高くなり、上記MOSFBTQL等における電圧降下が大きくなって、前述したように充分な書き込みが行えなくなってしまう。これに対して、本実施例によれば、しきい値電圧が負になるのを防ぐことができるため、電流Iwが高くなるのを防ぐことができ、確実なデータの書き込みが可能となる。

8 7

なお、プレライト動作の際には、上配信号wpがロウレベルとなるため、外部入出力端子I/Oからのデータは取り込まれない。そのかわりに、プレライトバルスPPを書き込みデータとした書き込みが行われる。

第21図には、以上述べてきた自動消去モードにおける外部入力信号と、外部出力信号とに着目したタイミングチャートが示されている。時刻し1においてイレーズイネーブル信号 E B がハイレベルからロウレベルに変化すると、フラッシュB B P R O M M はくにおいて i 去が終了するまでフラッシュ E B P R O M は、消去が終了するまでフラッシュ E B P R O M は、

ンパータの入力ノードに伝えられる。入力ノード に伝えられたデータは、インバータによって位相 反転された後、互いに直列接続された1個のPチ ャンネルMOSFET、2個のNチャンネルMO SFETからなるパイアス回路に供給される。こ のパイアス回路によって所定のレベルに変換され た上記データは、書き込み用のPチャンネルMO SFETQPIのゲートに供給される。この書き 込み用のPチャンネルMOSFBTQPIは、所 定のパイアス電圧がそのゲートに供給されたMO SFETQL、上述したMOSFETQ18を介 してコモンデータ線CDに結合され、更に選択さ れたデータ線を介して書き込みが行われるべきメ モリセル(記憶トランジスタ)のドレインに結合 される。上記PチャンネルMOSFETQPIは、 書き込みべきデータに従った電圧をメモリセルの ドレインに供給する。これによって、メモリセル へのデータの書き込みが行われる。ところが、メ モリセルの記憶トランジスタのしきい値電圧が負 となってしまうと、上記MOSFBTQL等を流

88

データボーリングの要求を示す外部信号の組み合 わせ以外は外部信号を受け付けない。イレーズイ ネーブル信号 EEを内部で決まるある一定時間以 上ロウレベルに保った後は、CE, OE, WE, EBの外部制御信号はいかなる組み合わせであっ ても構わない。 本実施例の自動消去モードにおい ては、このイレーズイネーブル信号EBのロウレ ベルの期間において、消去が行われるのではない。 そのため、上述した一定時間は、上記第3回に示 したラッチ回路を所定の状態にセットするため等 に必要とされるものであり、メモリセルの消去に 要する時間よりも充分短くて済むものである。ま た、外部アドレス信号については、この図に記載 されていないが、内部に取り込まれないため、い かなる組み合わせであっても携わない。同図には、 時刻t2でデータボーリングモードに入る例が示 されている。内部の信号遅延で決まる時刻は3に データポーリング信号が外部入出力端子1/01 に現れる。時刻 t 3 から時刻 t 4 の間はまだ消去 が終了していないので出力はロウレベルである。

消去が時刻に4に終了するとハイレベルに変化して、フラッシュBBPROMの外部から消去の終了を検出できる。なお、自動消去モードの時、外部入出力端子「ノOO~「ノO6は、フローティング状態にされている。外部入出力端子「ノO7もポーリングモードを除いて、自動消去モードのときにはフローティング状態とされている。

0 m) において、実際にメモリセル(例えば1パ イト) の消去動作が行われ、上記信号<u>EB</u>がハイ レベルされている期間VOにおいて、実際にメモ リセル(1パイト)からの読み出し動作を伴うべ リファイ動作が行われる。また、第24図(C) においては、信号BEがロウレベルにされている 期間BO' (例えば1秒) において、チップ上の すべてのメモリセルに対して実際に消去の動作が 行われる。これに対して、上記した自動消去モー ドでは、第3図に示したラッチ回路等を所定状態 にセットするだけの時間、上記信号BBがロウレ ベルにされていれば良い。そのため、上記イレー ズイネーブル信号BBをロウレベルに保持してお く時間は、第24図(B), (C) に示したもの に比べて短くてよく、例えば50m程度でよい。 これは、自動消去モードの場合、イレーズイネー ブル信号 EEOロウレベルの期間において、メモ リセルに対する実際の消去の動作が実行されるも のではないためである。

なお、本実施例においては、主に自動消去モー

9 1

ドのための内部の構成を述べたが、第24図(B), (C)に示されている消去モードも合わせて実行できるようにしてもよい。

また、第24図(D)及び第24図(E)には、 読み出しサイクルの際の、外部アドレス信号AX。 AY及び外部入出力端子1/0の出力信号とが示 されている。読み出しモードにするには、前記表 - 1, 衷-2に示されているように各外部信号を 設定する必要があるが、同図は、上述のように外 部アドレス信号と出力信号とが示されている。例 えば、スタンパイモードから所領のアドレスAi を指示するような外部アドレス信号AX、AYを BEPROMに与えることにより、そのアドレス Aiに保持されていたデータDiが外部入出力端 子1/0から出力される。その後、再びBBPR OMは、例えばスタンパイモードにされる。この 読み出しサイクルにおいては、メモリセルの選択 動作、センスアンプの活性化等が行われるため、 そのサイクルタイムは、例えば100~200 ms 程度必要とされる。これに対して、第24図(

9 2

A)に示した前去モードでは、イレーズイネーブル信号 B B のパルス幅が、上述の第14図、第15回を用いて述べるが、B B P R O M を制御する装置(C P U等)が長い時間、B B B P R O M のイレーズが動作に専有されてしまっのを防ぐこの第一次ができる。このイレーズイはは、東際にメモリセルのは、前述のように、際の消去動作が行われるのではなく、B B P R O M に対して消去動作の指示が行われるためである。

この実施例においては、消去ベリファイを全てのアドレスについて行う構成としてが、本発明はこれに限定されるものでない。要求される消去後のしきい値電圧の制御の程度により変えても構わない。例えば、1つのデータ線のみをベリファイしたり、極端な場合には1つの代表的ビット(メモリセル)のみをベリファイするものであっても

よい。上記ベリファイ用電源電圧 V cvを要求される統み出し可能な下限電圧 V ccain より十分低く 設定できる場合にはこのような方法であっても通常十分な銃み出し可能な下限電源電圧 V ccain を 確保できる。なお、第5回において、PSTOP はテストのための信号である。

第13図には、この発明が適用されるEBPROMの他の実施例の回路図が示されている。この実施例においても、前配第1図の実施例と同様に、1つのメモリアレイと、それに対応する周辺回路のみが示されている。全体については、前配第20図を参照されたい。

この実施例のBBPROMのメモリセルは、前 記実施例のように電気的消去をソース領域例で行 うものに代えて、ドレイン領域例で行うようにし たものである。

すなわち、この実施例では、メモリアレイM-ARYのソース線CSは回路の接地電位点Vssに 固定的に接続される。

消去回路BRCと、それによりスイッチ制御さ

9 5

この実施例のBEPROMでは、消去動作のときのアドレスデコーダYDCRの制御が、前配第1 図の実施例と異なるものとなる。他の部分については、前配第1図と同じため、第1図を参照されたい。

第14図には、この発明に係るフラッシュ(F LASH)BBPROMを用いたマイクロコンピュータシステムの一実施例のブロック図が示されている。

この実施例のマイクロコンピュータシステムは、マイクロプロセッサCPUを中心として、プログラム等が格納されたROM(リード・オンリー・メモリ)、主メモリ装置として用いられるRAM(ランダム・アクセス・メモリ)、入出力ボートI/OPORT、この発明に係る前記一括消去型EPROM、制御回路CONTROLLERを介して接続されるモニターとして液晶表示と関係ではCRT(陸極線管)がアドレスバスADDRES、データバスDATAと、例示的に示され
御信号CONTROLを伝える制御バスとによっ

れる前記PチャンネルMOSFETQ17とNチ →ンネルMOSFBTQ10の出力ノードは、共 通データ線CDにPチャンネル型のスイッチMO SFETQ25を介して接続される。スイッチM OSFBTQ25は、そのゲートに前記のような 消去パルス EPが印加される。これにより、スイ ッチMOSFETQ25は、消去パルスBPがロ ウレベルにされる期間だけオン状態になり、消去 パルスEPのロウレベルに基づいてオン状態にさ れるPチャンネルMOSFBTQ17を介して出 力される高電圧Vppを共通データ線CDに伝える。 また、アドレスデコーダYDCRは、メモリアレ イM-ARY内の全メモリセルの一括消去を行う ために、上記共通データ線CDの高電圧Vppをデ ータ線に伝えるよう、例えば上記消去パルス EP に応答して、全てのカラムスイッチMOSFET Q7~Q9をオン状態にする。この構成に代え、 カラムデコーダYDCRを内部又は外部のアドレ スに従った選択信号を形成するようにすれば、デ - 夕線の単位での消去が可能になる。したがって、

9 6

て相互に接続されてなる。

この実施例では、上記表示装置してDやCRTの動作に必要な12V系電源RGUを、上記BBPROMの高電圧Vppとしても利用する。このため、この実施例では、電源RGUはマイクロプロセッサCPUからの制御信号によって、読み出し動作のときに端子VppをVccのような5Vに切り換える機能が付加される。また、第15図には、マイクロプロセッサCPUとBEPROMに着目した各信号の接続関係が示されている。

BBPROMのチップイネーブル端子CBには、システムアドレスのうちBBPROMに割り当てられたアドレス空間を示すアドレス信号をデコーグ回路DBCに供給し、チップイネーブル信号CBを発生させる。また、タイミング制御回路TCは、マイクロプロセッサCPUからのR/W(リード/ライト)信号、DS(データストローブ)信号及びWAIT(ウェイト)信号を受け、出力ィネーブル信号OB、ライトイネーブル信号BBを発生させる。

なお、マイクロプロセッサCPUのデータ端子は、データバスを介してBBPROMの外部入出力端子 1/00~1/07に結合され、マイクロプロセッサCPUのアドレス端子は一部を除いてアドレスバスを介してBBPROMの外部アドレス端子AX、AYに結合されている。

OMに対しては消去モードを指示するだけで、そ の後はシステムバスを用いて他のメモリ装置RO MやRAM、あるいは入出力ポートとの間で情報 の投受を伴うデータ処理を実行することができる。 これにより、システムのスループットを犠牲にす ることなく、一括消去型のBBPROMを、フル ファンクション(パイト毎の書き換え可能)のB BPROMと同様にシステムに実装したままの状 腹での消去が可能になる。マイクロプロセッサC PUは、上記のような消去モードの指示をした後 は、適当な時間間隔で上記BBPROMに対して 前記データポーリングモードを指定して、データ パスのうちの嫡子I/O7のレベルがロウレベル かハイレベルかの判定を行い消去動作の終了の有 無を判定し、消去が完了しBBPROMに否き込 むべきデータが存在するなら書き込みを指示する ものである。

上記の実施例から得られる作用効果は、下記の 通りである。すわなち、

(1) 電気的に消去可能にされた不揮発性配復素子が

9 9

マトリック配置されてなるメモリアレイを具備する BEPROMに、外部からの消去動作の指示に 従って消去動作を行った後に対応するメモリセルを少なくとも1回の読み出し動作を行い、その読み出し動作を行い、その読み出し情報に基づいて消去動作の継続、停止の制 の出し情報に基づいて消去動作の継続、停止の制 BEPROM自身が消去確認概能、すなわち、読み出しを伴う上記自動消去確認概能を持つため、マイクロプロセッサに負担をかけることなくそれをシステムに置いたままでの消去動作が可能になるという効果が得られる。

②上記消去制御回路として、上記の消去動作に先立って全メモリセルに対して書き込みを行うというプレライト機能を付加することによって、未書き込みのメモリセルが消去動作の実行によって負のしきい値電圧を持つようにされることが防止で、きるという効果が得られる。

(3)上記メモリセルとして、フローティングゲート とコントロールゲートとの 2 層ゲート構造を持つ M O S F B T であり、フローティングゲートに審 1 0 0

積された情報電荷をトンネル現象を利用してソース、ドレイン又はウェルに引き抜くことによって電気的消去が行われるものであるものとすることにより、メモリセルの占有面積が小さくなり、大記憶容量化が可能になるという効果が得られる。は上記メモリアレイを構成するメモリセル群のようによるしていたが共通化されたよりセル毎に一括して電気的消去動作が行われるものとすることによって、上記のようにメモリセルの小型化が図られるという効果が得られる。

(5)上記消去制御回路として、メモリセルを順次選択するためのアドレス発生回路を設けることにより、全メモリセルに対する前記プレライト及び消去確認のためのベリファイを実施することができるという効果が得られる。

(6)上記消去の継続、停止の制御のためのメモリセルのベリファイ時に、コントロールゲートに伝えられるワード線の選択電位を低電圧 V ccより低い読み出し可能な下限電圧 V ccmin に相当する約3.

5 Vのような低い電圧 Vcvに設定して行うことに よって、必要十分な消去を保証することができる という効果が得られる。

の上記ワード線の選択電位を比較的低い電圧 V cv に発生させる電源回路として、基準電圧発生回路で形成された基準電圧を受け、利得設定用抵抗案子に基づいて所望の出力電圧に変換する第1の演算増幅回路と、この第1の演算増幅回路の出力信号を受けて出力電圧を形成するボルティージフォロワ形態の第2の演算増幅回路の出力端子から得ることにより、索子プロセスのバラツキの影響を受けることなく任意の設定された所望電圧を高精度で得ることができるという効果が得られる。

(B) 上記BBPROMに外部からの指示に従い消去 動作の継続、停止等の内部状態を外部へ出力させ るというデータポーリング機能を持たせることに より、マイクロプロセッサによるメモリ管理が簡 便になるという効果が得られる。

(9)上記BBPROMをマイクロコンピュータに実装し、上記マイクロプロセッサからの消去指示に

1 0 3

は行及び列からなる、マトリックス状に配置されてなる、電気的に書き込み、消去可能な不運発性 メモリであり、该消去において、読み出しサイク ル期間以下の単一パルスを入力することにより消 去を開始し、その後は外部からのアドレス、デー タ、制御信号の入力に拘らず自動的に消去を行い、 従いマイクロプロセッサとは、電気的に切り離された状態で内部の消去制御回路により自動的に消去動作を行うようにすることによって、マイクロコンピュータシステムのスループットを犠牲にすることなく、BBPROMの消去をオンボード状態での実行することができるという効果が得られ

001つのゲート信号線(ワード線)と1つのドレイン信号線(データ線)により選択される、電気的に消去可能にされた不揮発性配位素子がマトリックス配置されてなるメモリアレイを有し、外のの消去の指示に従って消去動作を開始し、外の後は外部からのアドレス信号、入力データ、制信号によらず、自動的に消去が行われ、該消去の次により所望の動作が可能となる半導体不揮発性記憶装置が得られる。

001つのゲート信号線(ワード線)と1つのドレイン信号線(データ線)により選択される、電気的に損去可能にされた不確発性記憶案子がマトリ

1 0 4

核消去が終了後に、外部からのアドレス、データ、 制御信号を受け付ける半導体不揮発性記憶装置が 得られる。

四行及び列からなる、マトリックス状に配置されてなる、電気的に書き込み、消去可能な不揮発性メモリを含み、マイクロブロセッサとシステムバスにより接続された情報処理システムにおいて、 彼み出しサイクル期間以下の ゆーパルスを入力することにより消去を開始し、 ゆの後はシステムバスからのアドレス、 データ、 制御信号に拘らず自動的に消去を行い、 該消去が終了後に、 システムバスからの信号を受け付ける半 みん不揮発性記憶装置を含む情報処理システムが 得られる。

のメモリセルのうち、最も低いしきい値域圧を持つメモリセルが消去動作によって、負のしきい値 電圧を持つようになるのを防ぐとともに、最も高いしきい値電圧を持つメモリセルが消去動作によって下限電圧 V ccoin で読み出し可能なしきい値 電圧を持つように、内部の消去制御回路によって BBPROMの消去動作が自動的に制御されるという効果が得られる。

以上本発明者によってなされた発明を実施例に 基づき具体的に説明したが、この発明は上記実施 例に限定されるものではなく、その要旨を逸脱し ない範囲で種々変更可能であることはいうまでも ない。例えば、第4図の信号FAILやBRは、 外部に出力させる機能を持たせてもよい。この場 合外部端子数の増加を防ぐために、前記データポ ーリング機能を利用して出力させることが望まし い。例えば、データ入出力端子I/O5とI/O 6を、第11図のデータ入出力端子1/07に対 応したデータ出力回路と同様の回路として、信号 BSが供給されるゲートに信号FAIL, BRを 対応させればよい。このように他の内部の動作シ ーケンスを示す信号も必要に応じて外部に出力さ せるようにしてもよい。また、メモリアレイM-ARYの消去は、ソース線とワード線とをそれぞ れ分割して、その組み合わせにより消去すべきメ モリブロックを指定するものであってもよい。メ

107

小さいならば、BBPROMの内部で電源電圧Vccから公知のチャージポンプ回路等により昇圧したものを利用するものであってもよい。また、この内部昇圧電源と外部高電圧Vppとを併用するものとしてもよい。

BBPROMは、通常の書き込み/統み出し等の制御を行う回路部分(CNTR)や、消去ではまる関節する回路の(COGC)の確定は、上記のような動作シーケンを行うない。であるとのようなののである。第6図及び第4図というなが、第3図及び第4図とのようなのである。ではように、上記のように、上記のように、上記の動作では、ないできるものである。

BBPROMを構成するメモリアレイやその周辺回路の具体的回路構成は、種々の実施形態を採

モリセルを構成する記憶トランジスタとしては、 BPROMに用いられるスタックドゲート構造の MOSトランジスタの他、書き込み動作もトンネ ル現象を用いるPLOTOX型の記憶トランジス タを用いるものであってもよい。前記実施例にお いては、第16図に示した1個の記憶トランジス タを1個のメモリセルとして使っていたが、第1 8 図に示した 1 個の記憶トランジスタ(この場合、 実質的に2個のトランジスタを1個の記憶トラン ジスタとみなす)を1個のメモリセルとして使っ てもよい。すなわち、本発明は、第19図(A) に示した1個の記憶トランジスタを1メモリセル として使うEEPROMに特に適している。しか しながら、第19図 (B) に示したようなメモリ セル (1 メモリセルが2個のトランジスタにより 構成され、2本のワード線と1本のデータ線によ って規定される)を有するBEPROMにも適用 できる。書き込み/消去用の高電圧Vppは、外部 から供給される高電圧を用いるものに限定されな い。すなわち、沓き込み/消去時に流れる電流が

1 0 8

ることができるものである。さらに、BBPROM等は、マイクロコンピュータ等のようなディジタル半導体集積回路装置に内蔵されるものであってもよい。

この発明は、EPROMに用いられるようなスタックドゲート構造の記憶トランジスタや、PLOTOX型の記憶トランジスタを用いる半導体不揮発性記憶装置及びそれを用いた情報処理システムに広く利用できるものである。

上述した説明では、説明を容易にするために、記憶トランジスタが持つ一対の領域をソース領域と、ドレイン領域と定めていたが、印加される電圧の値によって、ソース、ドレインが定まる記憶トランジスタにおいては、上述したソース領域、ドレイン領域を一方の領域(ノード)と他方の領域(ノード)と晩み替えれば本発明が適用できるものである。

(発明の効果)

本願において開示される発明のうち代表的なも のによって得られる効果を簡単に説明すれば、下

紀の通りである。すなわち、電気的に消去可能に された不揮発性記憶素子がマトリックス配置され てなるメモリアレイを具備するEEPROMに、 外部からの消去動作の指示に従って消去動作を行 った後に対応するメモリセルを少なくとも1回の 読み出し動作を行い、その読み出し情報に基づい て消去動作の継続、存止の制御を行う消去制御回 路を内蔵させる。また、上記のような消去機能を 内閲したBEPROMをマイクロプロセッサを含 む情報処理システムに実装した状態で、マイクロ プロセッサからの指示に従いマイクロプロセッサ とは切り離された状態で内部の消去制御回路によ り自動的に消去動作を行うようにする。この構成 においては、PBPROM自身が消去確認の読み 出しを伴う自動消去機能を持つため、それをシテ テムに実装した状態のままでの消去動作において、 マイクロプロセッサからの制御が消去開始を指示 するだけの僅かの時間となり、マイクロブロセッ サの負担が著しく軽減されてシステムのスループ ットが徴牲になることがない。

1 1 1

第12図は、消去ペリファイ用電圧Vcvを発生させる電源回路の一実施例を示す回路図、

第13図は、上記BBPROMの他の一実施例 を示すメモリアレイ部の回部図、

第14図は、上記BBPROMが用いられるマイクロコンピュータシステムの一実施例を示すブロック図、

第15回は、上記BBPROMとマイクロプロセッサCPUとの一実施例の接続を示すプロック回。

第16図は、従来技術のメモリセルの一例を説明するための構造断面図

第17図は、その統み出し動作を説明するため の摂跡回路図。

第18図は、従来技術のメモリセルの他の一例 を説明するための構造断面図、

第19図(A)は、本発明が適用されるBEP ROMにおけるメモリセルの回路図、

第19図 (B) は、従来のメモリセルの回路図、 第20図は、本発明の一実施例であるBBPR

4. 図面の簡単な説明

第1図は、この発明が適用されたBEPROM の一実施例を示すメモリアレイ部の回路図と周辺 回路のブロック図

第2図は、この発明に係る消去アルゴリズムの 一例を示すフローチャート図、

第3図と第4図は、消去制御回路LOGCの具体的一実施例の回路図、

第5図は、消去動作を説明するためのタイミング図、

第6図と第7図は、タイミング制御回路CNT Rの具体的一実施例の回路図、

第8図は、消去時間と記憶トランジスタのしき い値電圧との関係を示す特性図、

第9図は、アドレスパッファXADB、YAD Bの単位回路の一実施例を示す回路図、

第10図は、消去回路 BRCの一実施例を示す 回路 図、

第11図は、データ出力パッファ D O B の一実施例を示す回路図、

1 1 2

OMの全体ブロック図、

第21図は、本発明が適用されたEEPROMの外部信号の一例を示す図、

第22図は、データ入力バッファの一実施例を 示す回路図、

第23図は、アドレスデコーダの一実施例を示す回路図、

第24図 (A), (B), (C) イレーズイネーブル信号の波形を示す波形図、

第24図(D), (E)は、読み出しサイクル を示す波形図である。

XADB、YADB・・アドレスバッファ、XDCR、YDCR・・アドレスデコーダ、UDG・・単位デコーダ回路、MーARY・・メモリアレイ、SA・・センスアンプ、DIB、DIBーの~DIB-7・・データ入力バッファ、DOB.DOB-0~DOB-7・・データ出力バッファ、CNTR・・タイミング制御回路、BRC・・消去回路、LOGC・・消去制御回路(内部回路)、N1、N2・・CMOSインバータ回路、CS・

5 ・・ソース、6 ・・コントロールゲート、7 ・ ・ 薄い酸化膜、8 ・・ P型シリコン基板、9 ・・ N型拡散層、10・・低濃度のN型拡散層、11・・ P型拡散層、12・・ 選択メモリセル、14・・ 非選択メモリセル、13・・ 選択ワード線、15・・ 非選択ワード線、16・・ データ線、1


1 1 5


3 · · ドレイン、4 · · フローティングゲート、


1 ・・センスアンブ。


代理人弁理士 徳若 光政


1 1 6





















第 9 図








第 11 図













第20 図


AX O XADB XDCR H-ARY H-ARY




第 22 図



第 2 3 図



第 2 4 図



第1頁 ⑤[i	頁の制 nt. C				識別記号	庁内整理番号
_	01 L	- 27/ 29/	/115 /788			
		29/	792			8624-5F H 01 L 27/10 4 3 4
@発	明	者	武	藤	匡 志	東京都小平市上水本町 5 丁目20番 1 号 株式会社日立製作 所武蔵工場内
@発	明	者	窪	田	康郎	
⑫発	明	者	庄	司	和良	東京都小平市上水本町5丁目20番1号 日立超エル・エス・アイエンジニアリング株式会社内